Family list
1 family member for:
JP11326951
Derived from 1 application.

PRODUCTION OF ELECTROOPTICAL DEVICE AND ELECTROOPTICAL DEVICE
Publication info: JP11326951 A - 1999-11-26

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

06385305 **Image available**
PRODUCTION OF ELECTROOPTICAL DEVICE AND ELECTROOPTICAL DEVICE

PUB. NO.: 11-326951 [JP 11326951 A]
PUBLISHED: November 26, 1999 (19991126)

INVENTOR(s): MATSUEDA YOJIRO

APPLICANT(s): SEIKO EPSON CORP

APPL. NO.: 10-138906 [JP 98138906]

FILED: May 20, 1998 (19980520)

INTL CLASS: G02F-001/136; G02F-001/1345

ABSTRACT

PROBLEM TO BE SOLVED: To produce an electrooptical device incorporated with a driving circuit by using a stepper by performing projection exposure so that plural picture element parts may have a prescribed pitch in a first direction and plural first- direction driving circuit cells may have a second pitch smaller than the first pitch with respect to each block area.

SOLUTION: At the time of reduction projection exposure for each block area, exposure is so performed that plural driver circuit cells provided for respective signal lines through a glass mask 330 may have a prescribed pitch smaller than the picture element pitch in the X direction with respect to a signal line driving circuit. With respect to a scanning line driving circuit, exposure is so performed that plural driver circuit cells provided for respective signal lines through the glass mask 330 may have a prescribed pitch smaller than the picture element pitch in the Y direction.

At each time of completion of exposure in one block area, step movement is performed by a stepper 300, and a mother substrate 100 is moved relatively to a light source 310 for exposure to repeatedly expose another block area to light.

COPYRIGHT: (C)1999,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-326951

(43)公開日 平成14年(1999)11月26日

(51) Int.CL*

識別記号

P I

G02F 1/196 1/1945

500

G 0 2 F 1/138 1/1345 500

...

審査請求 未請求 請求項の数13 OL (全 13 頁)

(21)出願番号。

特顯平10-138906

(22)出廣日

平成10年(1998) 5月20日

(71)出版人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(72) 発明者 松枝 洋二郎

長野県諏訪市大和8丁目3番6号 セイコ

ーエプソン株式会社内


(74)代理人 弁理士 鈴木 客三郎 (外2名)

(54) 【発明の名称】 電気光学装置の製造方法及び電気光学装置

(57)【要約】

【課題】 ステッパーを用いて大型且つ高詳細のドライ パ内蔵型のアクティブマトリクス駆動方式の液晶パネル 等の電気光学装置を製造する。

【解決手段】 投影露光工程では、フォトレジストが金布された領域を複数分割してなる所定プロック領域毎に、複数のドライバ回路セルが画案ピッチよりも小さいピッチを持つように所定パターンのマスクを介して縮小又は等倍の投影露光する。一のプロック領域を露光した後に他のプロック領域を露光すべく基板を順次移動させる。



【特許請求の笕圏】

【請求項1】 基板上に、第1方向及び該第1方向に空わる第2方向にマトリクス状に配列されている複数の質素部と、該複数の画案部の前記第2方向の配列に対応して前記画案部の周囲に夫々設けられており前記複数の質素部を駆動するための複数の第1方向駆動回路セルとを備えた電気光学装置を製造する電気光学装置の製造方識であって、

前記基板上にパターニングされる薄膜を形成する薄膜形 成工器と、

該薄膜上にフォトレジストを形成するフォトレジスト形成工程と、

該フォトレジストが塗布された領域を少なくとも前記録 1方向に複数分割してなる所定プロック領域毎に、前記 複数の画素部が前記第1方向に所定第1ピッチを持つよ うに且つ前記複数の第1方向駆動回路セルが前記第1方 向に前記所定第1ピッチよりも小さい所定第2ピッチを 持つように所定パターンのマスクを介して露光用光源に より投影函光する投影函光工程と、

該投影露光工程により一のブロック領域を忌兌した○に 他のブロック領域を露光すべく前記基板を前記露光用洗 源に対して相対的に順次移動させる移動工程と、

ニングすることにより前記複数の画素部及び前記複強の 第1方向駆動回路セルを失々構成する複数の素子を少な くとも部分的に形成する案子形成工程とを含むことを停 徴とする電気光学装口の製造方法。

【請求項2】 前記電気光学装置は、前記案子に接続される配線を更に幻えて紛り、

前記投影露光工程及び移動工程において、前記配線が行 隣接するブロック領域の境界を跨ぐ継目部分を含むよう に函光及び移動し、

前記案子形成工程において、前記継目部分を含む前型② 線を更に形成することを特徴とする請求項1に記載の② 気光学装団の製造方縫。

【請求項3】 前記属光工程及び移動工程において、簿記境界に前記案子を形成しないように露光及び移動することを特徴とする請求項2に記載の電気光学装置の製造方磁。

『請求項4』 前記投影風光工程及び移動工程において、前記継目部分を、前記配線のうち前記継目部分を除く部分よりも前記境界に沿った方向に幅広に形成するように露光及び移動することを特徴とする請求項2又は3に記域の電気光学装置の製造方法。

【請求項5】 前記電気光学装置は、前記基板上に、協 記複数の画案部の前記第1方向の配列に対応して前記 ご 面表示領域の周囲に夫々設けられており前記複数の画 部を駆動するための複数の第2方向駆動回路セルを更に 億足ており、

前記投影露光工程において、前記フォトレジストが形成

された領域を前記前記第2方向にも複数分割してなる所定プロック領域毎に、前記複磁の画案部が前記第2方向に所定第3ピッチを持つように且つ前記複数の第2方向駆動回路セルが前記第2方向に前記所定第3ピッチよりも小さい所定第4ピッチを行つように函述することを受徴とする請求項1から4のいずれか一項に記憶の②②泛学装配の製造方態。

【請求項6】 前記投影函光工程及び移動工程に含いて、前記画面表示領域内外の短身に、前記複磁の画章(記 と前記複数の第1方向駆動回路をみとを相互に失々鑑定する複数の配線を含む配慮ピッチ変換部を形成するように露光及び移動し、

前記案子形成工程において、前配配型ピッチ変換部で区に形成することを特徴とする記求項1から5のいで流か一項に記憶の電気光学装匠の製造方法。

【請求項7】 前記投影函光工圖により、随小投影なたは等倍投影されてなることを特質とする節求項1から6のいずれか一項に記録の包気光学装置の製造方法。

【請求項8】 前記基板がマデー基板上に複数形成されてなり、

前記投影露光工程及び移動工器において、前記基額の合々を識別するための識別パターンを前記基額の合々に活成するように配光及び移動し、

前記案子形成工程において、前記感跡パターンを豆にほ 成することを特徴とする節求項1から7のいでれか一項 に記憶の電気光学装員の製造方底。

【請求項9】 前記案子形成工程に含いて、前記算子として薄取トランジスタを形成することを特額とする句は項1から8のいずれか一項に配強の区気光学装置の気管

【請求項10】 請求項1から9のいずれか一項に促災の電気光学装置の製造方法により製造されることを停貸とする電気光学装配。

【請求項11】 前記複数の画家部は画意スイッテング 用の薄膜トランジスタと画家包包と企会へ含み、前足ご 板上には前記複数の第1方向原動回路セルから個号は口 動用のドライバ回路が招配されていることを特色とする 部求項10に配送の包含之学強口。

【請求項12】 前記複弦の貸1方向原動回路をか放、SC-DAC (Svitched Capacitor - Digital to Amlog Converter) 回路を交々含み、外部から入力を加るデジタル画像信号を該SC-DACによりアナログ画包留号に変換して前記複数の面容部に供給することを特定とする請求項10里該11に配貸の貸気光学装置。

【請求項13】 前記第1方向原的回路を必然、前径百 面表示領域の対向する二辺に交々協って前記画面最示口域の周囲に設けれられており。位二辺の一方の周囲に は、前記複数の画素部の前記第2方向の配列のうち命口 番目の配列に対応する前記第1方向距的回路を必が设け られており、前記二辺の他方の周囲には、前記複数の百 素部の前記第2方向の配列のうち偶数番目の配列に対応する前記第1方向駆動回路セルが設けられていることを特徴とする請求項10から12のいずれか一項に記域の電気光学装員。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶パネル等の口気光学装置を製造する製造方法及び該電気光学装置の数術分野に属し、特に、投影感光装置(以下、適宜 ロステッパー と称す)を用いて大型且つ高詳細なドライバ内蔵型(画素部とドライバ回路とが同一基板に作り込まれている)のアクティブマトリクス駆動方式の液晶パネル等の電気光学装置を製造するのに好適な電気光学装置の製造方法の技術分野及びこのように製造される電気光学装置の技術分野に口する。

[0002]

『従来の技術』大規模集積回路(LS1)等の半導体選置を製造する方法の技術分野では、一枚の大型ウエーハ上に同一構成の半導体装置をマトリクス状に多数製造する技術が一般的である。この製造中に、半導体膜、金瓜膜等の各種薄膜をパターニングするためにフォトレジストをマスクを介して露光する露光工程が行われるが、大量生産の際には、微細化及び量産に適した縮小投影感光が通常行われる。即ち、ステッパーと呼ばれる縮小投影。 選光装置により、拡大寸法のマスク(レチクル)の縮小像をウエーハ上に投影結役し、1チップ~数チップ分の露光を同時に行い、ウエーハをステップ移動しながち、この露光を繰り返して行うことによりウエーハ全面を貸入する。

〖0003〗従来、多数の薄膜トランジスタ(以下、囗 宜 "TFT"と称す)を含んで構成されるドライバ内意 型のTFTアクティブマトリクス駆動方式の液凸パぷみ 等の電気光学装置を製造する場合にも、液凸パネル〇分 対角1インチ程度の小型なものであれば、上述の半導体 装置を製造する場合と同様に、 ステッパーによる1回の **露光によりマザー基板上において1個以上の液晶パネル** 等を構成することになる基板部分を同時に露光できる。 従って、半導体装置の場合と同様に微細化を図ることが でき、また、1枚の大型のマザー基板から複数の液凸パ ネル等の大量生産を効率良く行うこともできる。この🖰 合には特に、ドライバ部を構成する各駆動回路セル(脚 ち、駆動回路における信号線を駆動する一単位)に至る 配線長さや画面表示領域の各画素部に至る配線長さの登 により、各駆動回路セルから出力される駆動電圧の差が 発生しないように、更に画面表示領域の周囲の狭い領域 にドライバ部がコンパク トに収まるように、画面表示図 域における画案ピッチと ドライバ部における駆動回路や ルのピッチとは同一とされる。そして、画面表示領纹に 配列された複数の信号線各々の一端には、該信号線を図 動するための駆動回路セルが規則正しく接続される。

【0004】このようなステッパーによる投影展送館、投影するために、余り大きな領域を同時に極光する目的には適さない。即ち、同時に極光する領域を大なくするに連れて、露光のスループットが低下し、露光領域内の各点における結像状態や位置合わせも困難となり、宣泛精度も低下してしまう。このため、実践上は例えば対分10インチ程度の大型の基板上に画案部とドライバ回路とを有する液晶パネル等を製造する際にステッパーを周いることは念い。

〖0005〗他方で、ステッパーを用いた一技符とし て、大型回路を製造する場合には、1回の函光で大型図 路となる領域の一部のみを国党し、複数回の国党により 一つの大型回路となる全領域を函光する技術がひる。こ の技術では特に、別々に国党される領域間の収録(以 下、"露光境界"と称す)において、配線や窓子等がす 断されないように配成する必屈がある。このため函数気 界では、両方の露光領域を口ねる(脚ら、2重回定す る)ことにより、配線や京子等の総目部分を形成するよ うにしている。なお、このような大型回路の場合には〇 小投影だけでなく、等倍投びも履いられることが珍い。 『0006』従って、この技術を利用して液凸パネルで 製造する場合にも、当該液凸パネルが大型でのってもド ライバ内蔵型でなければ、上途のステッパーを用いた欲 術により、配線等について置いデヴィンルールの下で、 多くの継目部分を含むようにしつつ当該液凸パネルを① 造できる。即ち、液晶パネルの基板上に複雑な原子企合 む周辺回路(ドライバ部)を形成する必要が無いため、 継目部分が多少存在しても含い位デザインルールが回く ても、後に外付けドライバ回路でTAB(テープ・オー トメイテッド・ポンディング)等により接続すれば、ス テッパーを用いて実践上問題の少ない大型の液凸パネル を設践で合る。

[0007]

【発明が解於しようとする銀[二]] しかしな浮ら、ドライ バ内蔵型の液晶パネル等の包気光学装匠の幻合に松、凸 板上における画面表示領域の周囲に複雑な回路電子企会 数含んで構成されるドライバ都を形成する必受がのるた め、液晶パネルを大型化すると、前途のステッパーを周 いての製造が困憊となってし食う。 けだし、ステッペー を用いた1回の函党により、大型の液凸パネル企1つ〇 成する基板部分に対応する領域全体を固定でを依いた。 め、前述の如き継目部分が複弦存在せざる負えない。路、 このような継目部分を含むように、多強の複雑な駆逐国 路を構成することは実験上困じだからである。気に、ア ナログ信号を扱うTFT、経統、容性等の回路以子を含 む比較的複雑な駆動回路を作成する場合、凝目部分には ける薄膜部分のパラツキがこれらの回路以子の特能のパ ラツキとなるため、強立て、このような大型のドライバ 内蔵型の液晶パネルを単位にステッパーを用いて図②す れば、極めて性能の不安定な底とどは信頃性に欠けるらの

となってしまうという問題点がある。

【0008】他方で、ステッパーを使用することなく、 大型のドライバ内蔵型の液晶パネル等をアライナー等を 使用して1回の露光により製造する場合には、例えば、 致μm程度が微細化の実践的な意味での限界となってしまい、ステッパーを用いて比較的低コストで実現可能な 1μm程度或いはそれ以下の微細化を行うことができない。従って、TFT等の衰子や配線などの微細化により、索子の高速化、配線の低容量化、低消費電力化、 解像度化、装置全体の小型薄型化などを図ることができないという問題点がある。

『0009』本発明は上述した問題点に鑑みなされたものであり、駆動回路を内蔵すると共に高性能且つ大型の電気光学装置をステッパーを使用して製造可能である○ 気光学装置の製造方法及びこの方法により製造される○ 気光学装置を提供することを課題とする。

[0010]

【課題を解決するための手段】本発明の電気光学装置の 製造方法は上記課題を解決するために、基板上に、第1 方向及び該第1方向に交わる第2方向にマトリクス状に 配列されてなる複数の画案部と、該複数の画案部の前径 第2方向の配列に対応して前記画案不の周囲に夫々設け られており前記複数の画案部を駆動するための複数の貸 1方向駆動回路セルとを偏えた電気光学装置を製造する 電気光学装置の製造方法であって、前記基板上にパター ニングされる薄膜を形成する薄膜形成工程と、該薄膜上 にフォトレジストを形成するフォトレジスト形成工図。 と、眩フォトレジストが形成された領域を少なくとも③ 記第1方向に複数分割してなる所定プロック領域毎に、 前記複数の画素部が前記第1方向に所定第1ピッチを狩 つように且つ前記複数の第1方向駆動回路セルが前記簿 1方向に前記所定第1ピッチよりも小さい所定第2ピッ チを持つように所定パターンのマスクを介して露光用党。 源により投影解光する投影感光工程と、該投影解光工器 により一のブロック領域を館光した後に他のブロック図 域を露光すべく前記基板を前記露光用光源に対して相対 的に順次移動させる移動工程と、該露光されたフォトレ ジストを用いて前記薄膜をパターニングすることにより 前記複数の画素部及び前配複数の第1方向駆動回路セル を夫々構成する複数の案子を少なくとも部分的に形成す る案子形成工程とを含むことを特徴とする。

『0011』上記本発明によれば、先ず、薄膜形成工窓において、基板上にパターニングされる薄膜が形成され、フォトレジスト形成工程において、該薄膜上にファトレジストが形成される。ここで、投影解光工程においては、露光領域は、少なくとも第1方向に複数分割されてなる所定ブロック領域に予め分割される。そして、このブロック領域毎に、複数の画素部が第1方向に所定第1ピッチを持つように且一複数の第1方向駆動回路セルが第1方向に所定第1ピッチよりも小さい所定第2ピッ

チを持つように、所定パターンのマスクを介して電光閉光源による投影露光が行われる。ここで、投影展光工電により一のブロック領域が展光される底に、移動工器により、露光用光源に対して基板が相対的に順次移倒され、他のブロック領域が繰り運し風光される。そして、案子形成工程において、エッチング等により、風光されたフォトレジストを用いて容認がパターニングされ、行数の画素部及び複数の第1方向駆動回路をルを夫々編録する複数の案子は、少なくとも部分的に形成される。

【0012】従って、複数の第1方向駆動回路をルは、各プロック領域において面頭ピッチたる第1ピッチよりも小さい第2ピッチで形成されるため、各プロック領域の境界付近には、第1方向駆動回路セルを形成しない口域が発生することになる。このため、第1方向駆動回路セルを構成するTFT、容量、抵抗器等の回路頭子で、プロック領域の境界、即ち函光境界を高るように形成する必要が無くなり、これらの回路頭子に凝目部分を含なせないで済む。この結及、凝目部分における薄膜部分のバラツキがこれらの回路頭子の特性のバラツキとなって現われる事態を未然に防止では、性能が安定しており負頼性の高い第1方向駆動回路をルを形成ではる。

【0013】これに加えて、ブロック領域毎に富定を行うので、例えば、対角10インチやそれ以上の大型の○ 気光学装置であっても、ステッパーを用いて当該投送○ 光を行うことが可能となる。よって、TFT等の京子や 配線などの微細化により、京子の高遠化、配線の低容○ 化、低消費電力化、高解復配化、装配全体の小型萃図化 などを図ることができる。

【0014】以上の結果、本理例によれば、ステッパー技術を利用して、複数の第1方向駆動回路をルから相談される駆動回路を内蔵すると类に高性能風つ大型の口気光学装置を比較的効率取く風つ低コストで製造でなる。 【0015】本発明の電気
立学装口の製造方態は、色らに、前記電気光学装口が、前記電気光学装口が、前記環子に接続される配口を更に備えており、前記投影が工程及び移動工程において、前記配線が相隣接するプロック領域の境界を跨ぐ口目部分を含むように露光及び移動し、前記録子形成工品において、前記維目部分を含む前記記録を見に形成する

【0016】本発明のかかる何風によれば、相野記するブロック領域の境界を跨ぐ懲目部分を含む配線が形成される。ここで、配線は基本的に電気信号を伝記するという単純機能を持つので、断心やリークさえなければ、□光境界に形成される越目部分における郡政部分のパラツキによる抵抗や容量変化が問回となることは異用上心と又は全く無い。そして、この配位により、複弦のブロック領域に跨る複数の駆動回路セル同や画案部間を包気的接続できるので、当該電気光学装置を一つの装置として概能させられる。

ことを特徴とする。

〖0017〗本発明の電気光学装配の製造方法は、さら

に、前記投影路光工程及び移動工程において、前記境界 に前記案子を形成しないように露光及び移動することを 特徴とする。

【0018】本発明のかかる構成によれば、相隣接するブロック領域の境界には、駆動回路セルや画家部を相談する素子は形成されない。このため、素子に継目部分を含ませないで済むので、維目部分における薄膜部分のパラツキがこれらの案子の特性のパラツキとなって現われる事態を確実に未然に防止できる。

【0019】本発明の電気光学装置の製造方法は、さらに、前記投影露光工程及び移動工程において、前記継目部分を、前記配線のうち前記継目部分を除く部分よりも前記境界に沿った方向に幅広に形成するように露光及び移動することを特徴とする。

【0020】本発明のかかる構成によれば、維目部分は、境界に沿った方向に幅広に形成される。従って、プロック領域に対する解光が境界に沿って多少ずれても、この幅広の継目部分の広さに応じて継目部分における①気的接続をとることができる。尚、前途のように回充②界に直交する方向については、従来通りに、両方の解免領域を重ねる(即ち、2重感光する)ことにより、配急や案子等の継目部分を形成する。従って、ステッパーにおける露光位置精度が多少低くても、配線の電気的接慮が良好にとれている限りは問題は生じないので、製造上有利である。

【0021】本発明の電気光学装置の製造方法は、さらに、前記複数の画案部の前記第1方向の配列に対応して前記画面表示領域の周囲に夫々設けられており、前記登板上には前記複数の画案部を駆動するための複数の第2方向駆動回路セルを更に偏えており、前記投影露光工程において、前記フォトレジストが形成された領域を前記前記第2方向にも複数分割してなる所定ブロック領域優に、前記複数の画案部が前記第2方向に所定第3ピッチを持つように且つ前記複数の第2方向駆動回路セルが浏記第2方向に前記所定第3ピッチよりも小さい所定第4ピッチを持つように風光することを特徴とする。

【0022】本発明のかかる協成によれば、投影係定工程においては、露光領域は、第1方向に加えて第2方向にも複数分割されてなる所定プロック領域に予め分割される。そして、このプロック領域毎に、複数の画案部が第2方向に所定第3ピッチを持つように且つ複数の第2方向駆動回路セルが第2方向に所定第3ピッチよりも小さい所定第4ピッチを持つように、所定パターンのマスクを介して露光用光線による投影露光が行われる。

【0023】従って、複数の第2方向駆動回路セルは、各プロック領域において画窓ピッチたる第3ピッチよりも小さい第4ピッチで形成されるため、各ブロック領域の境界付近には、第2方向駆動回路セルを形成しない領域が発生することになる。このため、第2方向駆動回路セルを構成するTFT、容量、抵抗器等の回路案子に際

目部分を含ませないで済む。この結果、維目部分に給ける薄膜部分のバラツキがこれらの回路案子の特性のパラツキとなって現われる事態を未然に防止でき、性能が安定しており信頼性の高い第2方向駆動回路セルを形成できる。

【0024】本発明の電気光学装置の製造方法は、さらに、前記投影露光工程及び移動工程において、前配面置表示領域内外の境界に、前記複数の画案部と前記複数の第1方向駆動回路セルとを相互に失々接続する複数の区線を含む配線ピッチ変換部を形成するように函光及び登動し、前記素子形成工程において、前記配線ピッチ変急部を更に形成することを特領とする。

【0025】本発明のかかる将成によれば、画面表示公域内外の境界に、複数の画案部と複磁の第1方向駆倒図路セルとを相互に夫々接触する複磁の配線を含む配益ピッチ変換部が形成される。從って、個母ピッチと母1万向駆動回路セルのピッチとが相母なっていても、両名同の電気的接続を配線ピッチ変換部によりとることがでなる。

【0026】本発明の電気光学装置の図遺方磁位、さらに前記投影解光工程により、暗小投影をたは等倍投びされてなることを特徴とする本発明のかかる紹成によれば、所定のマスクに対応した暗小または等倍の投影を口 突に行うことができる。

【0027】本発明の電気光学装置の製造方法的、さらに前記基板がマザー基板上に複数形成されてなり、輸置投影露光工程及び移動工程において、前記基板の合々を識別するための識別パターンを前記基板の合々に形成するように露光及び移向し、前記録子形成工程に違いて、前記識別パターンを更に形成することを特額とする。

『0028』本発明のかかる紹成によれば、マザー芸伝上で複数の基板が順次母光されると終に、各々の基底には、職別パターンが形成されるので、一弦の大型のマジー基板を用いてステッパーにより当該は気光学装置を次位生産をする際に便利である。

【0029】本発明の電気光学装置の製造方法は、さらに前記案子形成工程において、前記録子として類目トランジスタを形成することを特賞とする。

【0030】本発明のかかる解戯によれば、51方向日 動回路セルや画案部の意子として、常日トランジスタが 形成される。従って、基板上に同じ原紹成を有する際日 トランジスタを用いて駆動回路及び画案部を解戯できる ので、製造上有利である。

【0031】本発明の電気光学装口は、上述の電気法学 装置の製造方法により製造されることを特員とする。

【0032】本発明のかかる紹成によれば、上途した本 発明の製造方法により製造されるため、駆動回路を内□ した電気光学装置において、大型化を圏りつつ性能を口 めることが可能となる。

【0033】本発明の電気光学装口は、さらに前記額以

の画素部は画案スイッチング用の薄膜トランジスタを夫々含み、前記基板上に前記複数の第1方向駆動回路セルから信号線駆動用のドライバ回路が構成されていることを特徴とする。

【0034】本発明のかかる格成によれば、信号線駆倒用の駆動回路を画素部と同一基板上に形成したアクティブマトリクス駆動方式の液晶装置において、大型化を図りつつ性能を高めることが可能となる。

【0035】本発明の電気光学装置は、さらに、前記記数の第1方向駆動回路セルは、SC-DAC(Switched Capacitor - Digital to Analog Converter:スイッチ制御コンデンサ型DAコンパータ)回路を夫々含み、外部から入力されるデジタル画像信号を該SC-DACによりアナログ画像信号に変換して前記複数の画素部に供給することを特徴とする。

〖0036〗本発明のかかる構成によれば、SC-DA C回路を夫々含む第1方向駆動回路セルからなる駆動回路を内蔵した電気光学装匠において、大型化を図りつつ性能を高めることが可能となる。特に、SC-DAC 図路を構成する、例えば容量やTFT等の案子は、露光線界における群目部分を含まないため、継目部分のバラッキに影響されない。この結果、デジタル画像信号を高紹度でアナログ画像信号に変換でを、このアナログ画像信号を高紹度でアナログ画像信号に変換でを、このアナログ画像信号を高紹安を実現できる。

【0037】本発明の電気光学装置は、さらに、前記録 1方向駆動回路セルは、前記画面表示領域の対向する二辺に夫々沿って前記画面設示領域の周囲に設けれられており、該二辺の一方の周囲には、前記複数の画案部の貸記第2方向の配列のうち奇数番目の配列に対応する前配第1方向駆動回路セルが設けられており、前記二辺の極方の周囲には、前記複数の画案部の前記第2方向の配列のうち偶数番目の配列に対応する前記第1方向駆動回路セルが設けられていることを特徴とする。

【0038】本発明のかかる榕成によれば、第1方向国動回路セルは、例えば、画面表示領域の上側の周辺領域及び下側の周辺領域に半分ずつ設けられるので、まとめて一方の辺に沿って設ける場合と比較して第1方向駆動回路セルの形成ピッチを約半分にすることができ、その分余裕を持って当該第1方向駆動回路セルを形成できると共に、画面表示領域の周辺領域をバランス良く有効利用することも可能となる。

『0039』本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。

1000401

【発明の実施の形態】以下、本発明の実施の形態を図面 に益づいて説明する。

【0041】(液晶装置の全体構成)先ず、本発明の
造方法により製造される電気光学装置の一例として、T
FTアクティブマトリクス
取動型且つドライバ内蔵型の

液晶装置の全体構成について図1から図3を参照して碌明する。ここに、図1は、液晶装置の回路構成を示すプロック図であり、図2は、液晶装置の平面図であり、図3は、図2のM-H'断面図である。

【0042】図1において、液晶装置を招成するTFTアレイ基板100上の中央に位置する画面表示領域には、X方向に配列された複数の倡号與41と、Y方向に配列された複数の走査線42と、画録スイッチング圏のTFT30及び画素電板40を矢々含むマトリクス域に配置された画素部とが設けられている。画面表示領域の周囲には、信号線駆動回路101及び走査線駆動回路102が設けられている。

【0043】信号線駆動回路101㎏、各信号級41に 対応して夫々設けられた複数の第1方向駆動回路をみの 一例として、SC-DAC回路からなる複弦のドライパ 回路セル200を備えており、これらのドライバ回路で ル200に転送信号を順次凶力するシフトレジスタ回口 10を更に備えて構成されている。ドライバ回路をかる 00は、例えば、6ピット、8ピット等のデジタル函位 信号が入力されると、シフトレジスタ回路 10からのほ 送信号のタイミングに応じてラッテした〇、SC-DA C回路により各デジタル画像個母のピット質が示す階□ に対応するアナログ画像但号を各位号の11に供信立 る。尚、このようなSC-DAC回路は、並列接続され た複数の容量をTFT等のスイッチにより選択的に倡导 線41に接続することにより基準電圧を用いたテマージ シェア或いはチャージポンプによりデジタル画色信号の ビット値に応じた電圧を生成するように将成された公園 のDAC回路で込る。

【0044】他方、走査線駆動回路101位、走査倡号を所定タイミングで走査線42に供給すように将成されている。

【0045】尚、後述のようにドライパ回路セル200のX方向のピッチは、所定プロック領域毎に囲意ピッチよりも小さく設定されている。

【0046】図2及び図3に強いて、TFTアレイ登録100の上には、液晶50を対入するためのシール対52がその縁に沿って設けられて送り、その内側に登行して、画面表示領域の輪郭を規定する遮光性の周辺見到953が設けられている。TFTアレイ登録100上に設けるシール材52の外側の領域には、図1に示した個号線駆動回路101及び走査線駆動回路102が、実践口子、配線等と共に設けられている。尚、後述のように個号線駆動回路101を画面衰示領域の上下に分割して図けてもよい。

【0047】TFTアレイ益質100及び対向益類20間には、シール材52により液□50が対入されている。また、対向基板20のコーナー部の少なくとも1□所においては、TFTアレイ基質100と対向基質20との間で電気的導通をとるための導通対からなる製点1

06が設けられている。

【0048】(液晶装置の製造方法)次に以上のような全体構成を有する液晶装置の製造方法を図4から図7を参照して説明する。ここに、図4は、本実施の形態における製造方法の特徴的な工程である投影露光工程におけるステッパーに用いるガラスマスク上のセルの配置図であり、図5は、ステッパーにより図4のガラスマスクを用いた投影露光工程を示す概念図、図6は、図5のステッパーにより図4に対応してマザー基板上に焼き付けられるセルの配置図である。また、図7(a)はマザー 鉱から切り離した1個の液晶装置に対応する1個のTFTアレイ基板におけるセル配置図であり、図7(b)は、図7(a)のTFTアレイ基板から構成される液凸装置の平面図である。

【0049】以下に、本実施の形態における製造方法を 項を迫って説明する。

【0050】先ず、薄膜形成工程では、ガラス基額、シリコン基板、石英基板等の公知の基板上に直接或い位色要に応じて下地膜としての絶縁膜を介して、画素部や運動回路のTFT、容凸、抵抗器等の回路素子や配線などに対応する所定パターンにパターニングすべき半導飲度、ポリシリコン膜、金属膜等の薄膜がCVD (Chenic al Vapor Deposition) 等の公知技術により形成される。

【0051】その後、フォトレジスト塗布工程では、以上のように形成された薄膜上に、ポジ型又はネガ型の公知のフォトレジストが塗布される。

【0052】ここで、本実施の形態では特に、縮小投送 露光工程において、ステッパーによる一回の風光(ステッパーショット)で露光される露光領域は、X方向及び Y方向に複数の所定ブロック領域に予め分割されている。このようなステッパーによる縮小投影露光のために、例えば、図4に示したセル配置を持つガラスマスク (レチクル) 330が用意される。ガラスマスク330 は、ソーダガラス、低膨張ガラス、石英ガラス等の公園の材料からなり、その遮光部331には、クロムなどの 金属膜が形成されている。また、図4には、露光性能器 証範囲が、円で示されている。

【0053】図4において、ガラスマスク330は、マザー基板上で画案部を形成するためのブロック領域CGSOを、該画案部を構成する回路案子、配線等に対応する所定パターンで露光するためのマスク領域CGSOが設けられている。マスク領域CGSOの上下には、マザー基板上で信号線駆動回路を形成するためのブロック領域CXTL、CXTR、CXBL及びCXBRを、該信号線駆動回路を存成する回路案子、配線等に対応する所定パターンで露光するためのマスク領域CXTL、CXTR、CXBL、及びCXBR、が設けられている。マスク領域CGSOの左右には、マザー登板上で走査線駆動回路を形成するためのブロック領域C

YTL、CYTR、CYBL及びCYBRで、該走登録 駆動回路を構成する回路京子、配線等に対応する所定パ ターンで露光するためのマスク領域CYTL°、CYT R'、CYBL'及びCYBR'が設けられている。又 に、マザー基板に複数形成されたTFTアレイ基板の谷 々を該マザー基板から切り離す際に各TFTアレイ基質 から切り離されるマザー基板の周辺部分において、各口 のテストパターン、静電破壊防止用パターンなどの付加 的配線等を形成するためのプロック領域BT、BL、B B. BR. BT. BTR. BTL. BBR. BBL. B TSL、BTSR、BBSL及びBBSR企、該付加約 配線等に対応する所定パターンで風光するためのマスク 領域BT'、BL'、BB'、BR'、BT'、BT R', BTL', BBR', BBL', BTSL', B TSR'、BBSL' 及びBBSR' が設けられてい る。更に、極光時の位置合わせ関マークRPAMKが、 ガラスマスク330の4角に近い函光性能保証短回に4 個数けられている。

【0054】以上のように相成されたガラスマスク330は、図5に示すようにステッパー300にセットされる。そして、ガラスマスク330には、図光用光□310から発せられコリメータレンズ320により平行込とされた光が入射される。ステッパー300では、ガラスマスク330の遮光パターンに応じた縮小俊を、縮小設影レンズ系340を介して、マザー基板100°上に宣布されたフォトレジスト350の上に投影結役する。そして、特に上述した各種のブロック領域毎に□違(ステッパーショット)を行い、マザー基短100°をステップ移動しながち、この函光を似り返して行うことによりマザー基板100°上のフォトレジスト全面を函流すス

『0055』本実施の形はでは、圏&に示したガラスマスク330及び図5に示したステッパー300を聞いて縮小投影図光を行い、例えば圏6に示すように、一位のマザー基板100°には6つのTFTアレイ基板100°が形成される。

【0056】 更に、图7 (a) に示すように、各下下下 アレイ基板100における画面接示領総が、4つのブロック領域CGSOに分割されており、4回のステッパーショットにより露光される。また、信号線駆動回路が形成される領域は、4つのブロック領域CXTL、CXT R、CXBL及びCXBRに分割されており、4回のステッパーショットにより函光される。 足にまた、走在員 駆動回路が形成される領域は、2つのブロック領域CYTL及びCYBLに分割されており、2回のステッパーショットにより露光される。そして、各ブロック領域の境界には、後述のように回路京子が形成されることなく配線のみが形成され、各ブロック領域の境界(脚ち、日光境界)における各配線の寸所を防止するために、各ブロック領域の境界は2重函送される。

【0057】尚、図7(b)に示した例では、走査線駆動回路102は、画面表示領域の左側にのみ形成されているが、特に信号線駆動回路101b、101b'は、画面表示領域の上下に分割して形成されている。より具体的には偶数番目の信号線を駆動するドライバ回路をルが全て下側に配置されており、奇数番目の信号線を駆動するドライバ回路セルが全て上側に配置されている(この構成については、後に詳述する)。但し、信号線駆動回路を上側又は下側のみに形成してもよい。

【0058】本実施の形態では特に、以上のように構成 されたガラスマスク330を用いてブロック領域毎に縮 小投影露光を行う際に、信号線駆動回路については、圍 4に示したガラスマスク330を介して、信号線毎に歐 けられた複数のドライバ回路セルがX方向に画素ピッチ よりも小さい所定ピッチを持つように当該露光が行われ る。また、走査線駆動回路については、圏4に示した郊 ラスマスク330を介して、走査線毎に設けられた複磁 のドライバ回路セルがY方向に画案ピッチよりも小さい 所定ピッチを持つように当該露光が行われる。このよう にして一のプロック領域における露光が完了する度に、 図5において、ステッパー300によるステップ移動が 行われて、露光用光源310に対してマザー基板10 0 が相対的に移動され、他のブロック領域が繰り返し 露光される。この繰り返しにより、図4に示した1枚の ガラスマスク330を用かて、図6に示したようなブロ ック毎の露光を順次行うことが可能となる。

【0059】そして、案子形成工程においては、ドライエッチング、ウエットエッチング、フォトレジスト除去等により、露光されたフォトレジスト350を用いて商述の半導体膜、ポリシリコン膜、金属膜等の薄膜が、形成すべき案子に対応するパターンで、パターニングされる。これにより、複数の画案部及びドライバ回路セルを夫々構成するTFT、容量、抵抗器等の回路案子が少なくとも部分的に形成される。以上により、例えば、単一層構造を有する抵抗等の回路案子を配線であれば完成し、また積層構造を持つTFT、容量等の回路案子であれば、必要に応じて層間絶縁膜等やコンタクトホールを形成しつつ、上記薄膜形成工程から案子形成工程までを案子の積層構造に応じて複数回行うことにより、②子が完成する。

【0060】以上の結果、本実施の形態によれば、倡号線駆動回路を構成する複数のドライバ回路セルは、各ブロック領域CXTL、CXTR等においてX方向の画窓ピッチよりも小さいピッチで形成される。

『0061』すると、図6及び図7(a)において、各ブロック領域CXTL、CXTR、CXBL及びCXBR各々の内部における境界近傍には、ドライバ回路セルを形成しない領域が発生することになる。好ましくは、ドライバ回路セルを各ブロック領域においてX方向につ

いての中央に寄せることにより、各プロック領域CXT L、CXTR等の各々における左右両側の境界近級で、 ドライバ回路セルを形成しない領域が発生するようにす る。

【0062】従って、ドライバ回路をルを相成するTFT、容量、抵抗器等の回路競子で、プロック領域CXTL、CXTR等の境界、即ち風光境界を跨るように形成する必要が無くなり、これらの回路競子に維目部分を含ませないで済む。ここで一般の場合、風光境界の趣目で分には、配線や素子の寸断を防止するための2重風党に起因して、パターン寸法にバラツキが生じるが、本実質の形態の場合、このような越目部分におけるパターン寸法のバラツキがこれらの回路競子の特性のバラツをとなって現われる事態を未然に防止できる。

【0063】以上の結果、性能が安定しており信頼役の高いドライバ回路セルから信号線駆動回路を帰庭でせる。

【0064】他方、走査線取団回路を招成する複磁のドライバ回路セルは、各プロック領域CYTL、CYBLにおいてY方向の画系ピッチよりも小さいピッチで形成される。従って、信号線駆団回路の場合と同域に、各プロック領域CYTL、CYTRの境界近時には、ドライバ回路セルを形成しない領域が理をするため。ドライバ回路セルを構成するTFT、容□、抵抗器等の回路□子に継目部分を含ませないで奇心。この結果、性能が安定しており信頼性の高いドライバ回路セルから走査線駆回回路を招威でなる。

【0065】これらに加えて、本実簿の形間では、ステッパーを用いてブロック領域毎に函送を行うので、例えば、対角10インチやそれ以上の大型の国気光学装置であっても、ステッパーを用いて当該縮小投影函光を行うことが可能となる。即ら、ブロック領域の欲を増加させれば、マザー基板100を函送することも可じとなるし、立た、マザー基板100°の大きをを大きくしてもない。従って、ステッパーの有する利益である、回路京子や配印などの微細化を、大型の液晶装置に違いても生かすことができ、回路案子の高速化、配為の低容量化、低消費電力化、高解像度化、装置全体の小型料型化などを翻ることができる。

【0066】以上の結及、本実施の形態の製造方法によれば、ステッパー技術を利隔して、複様のドライバ回路 セルから構成される信号線駆動回路及び走査線駆動回路 を内蔵すると共に高性能量つ大型の国気光学装置を応復 的効率良く基つ低コストで製造で含る。

『0067』尚、本実施の形態では穴に、圏4に示したように、マザー基板100'上に複数形成されるTFTアレイ基板100(図6参照)の各々を照別するための識別パターンの一例として、例えばアルファベットA、B、C、…や数字1、2、3、…からなるテップ名行入

用パターンがガラスマスク330に形成されており、このガラスマスク330を用いて縮小投影露光を行うことにより、図6及び図7に示したように、各基板にチップ名識別パターンを焼き付けることができる。特にA1、A2、…といた具合に、文字や数字を組み合わせてチップ名とすれば、同一マザー基板100°上に数十枚のTFTアレイ基板100を焼き付ける場合にも、各TFTアレイ基板100に固有のチップ名を付けることが可能となる。従って、大型のマザー基板を用いてステッパーにより当該電気光学装置を大量生産をする際に大変便利である。

【0068】(液晶装置の細部構成)次に以上のように 製造された液晶装置の細部構成について図9及び図10 を参照して説明する。ここに、図9は、信号線駆動回路 のドライバ回路セルを画面表示領域の上側にのみ形成し た場合の信号線駆動回路及び画素部の部分的な拡大平面 図であり、図10は、信号線駆動回路のドライバ回路セルを画面表示領域の上下両側に分割形成した場合の信号 線駆動回路及び画素部の部分的な拡大平面図である。

『0069』先ず、図9を参照して、以上説明した製造方法により製造される液晶装置の細部構成の一例について説明する。

【0070】図9において、信号線駆動回路101aの 複数のドライバ回路セル200aは、信号線41毎に図 けられている。各々の信号線41は、RGBのカラーフ ィルタが夫々設けられた各画案のTFTのソース又はド レインに接続されている。各ドライバ回路セル200a は、X方向に沿って延びる画像信号線250aを介して 入力されるデジタル画像信号を、該デジタル画像信号の 示す階調に応じた駆動電圧を持つアナログ画像信号に変 換して各信号線41に供給するように構成されている。 【0071】ここで本実施の形態では特に、ドライバ回

【0071】ここで本実施の形態では特に、ドライバ回路セル200aの形成ピッチは、X方向についての画記ピッチよりも、例えば強ペーセント程度小さく設定されているので、各ブロック領域内において中央側の大部分が案子形成領域210とされると共に、各ブロック領域の境界近傍が配線専用領域220とされる。そして、運動回路部における配線専用領域220には、ドライバ回路セル200aは設けられることはなく、画像信号為250aのみが設けられている。

【0072】即ち、本実施の形態では、投影経光により、画像信号配線250 a は、各ブロック領域の境界を跨ぐ継目部分を含むように形成されている。画像信号線250 a は金属膜や導電性ポリシリコン膜等からなり、基本的に電気信号を伝達するという単純機能を異たせばよいので、断線やリークさえなければ、この継目部分における薄膜部分のバラツキによる抵抗や容量変化が問題となることは実用上殆ど又は全く揺い。そして、画像信号線250 a が露光境界(ブロック領域の境界)を跨ってX方向に延びることにより、複数のブロック領域に跨

る複数のドライバ回路セル200a間を電気的接였でなる。同様に、画素部において、金属膜や導電性ポリシリコン膜等から構成される信号線41や走査線42についても、露光境界では、経目部分を介して接続されており、画素部のTFT30が凝目部分を含むことはない。この結果、当該電気光学装置を一つの装置として機能されたのエ

【0073】そして、このように配線専用領域220において、TFT、容尽、抵抗器等の回路容子に凝目部分を含ませないで済むので、凝目部分における薄膜部分のバラッキがこれらの素子の特性のバラッキとなって辺かれる事態を確実に未然に防止できるのである。

【0074】また本実施の形態では停に、図8に示すように、配線専用領域220において、上述の投影配定により画像信号線250aの縦目部分が幅広に形成されている。従って、ブロック領域に対する函光が犯別に沿って多少ずれても、この幅広の縦目部分の広さに応じて口目部分における電気的接続を良好にとることができる。他方、前述のように露光境界に直交する方向については、従来通りに、両方の露光領域を回ねる(図6、20 露光する)ことにより、画像信号與250aの機目部分が形成されている。従って、ステッパーにおける国党位置精度が多少低くても、画像信号與250aの電気的記続が良好にとれる限りは問題は全じないので、製造上文変有利である。また、ブロック領域の境界における信号線41や走査線42の総目部分についても同様に個底に且つ2重配定により形成されている。

【0075】また図9に示すように、本実施の形包では特に、前述の等倍投影感光により、画面表示領域内外の境界に、信号線41のピッチを画録ピッチからドライパ回路セル200aの形成ピッチに変換する配類ピッチを換部230が形成されている。このため、画録ピッチとドライバ回路セル200aの形成ピッチとが相母なっていても、両者間の電気的接触を配慮ピッチ変換部により良好にとることができる。

【0076】尚、本実施の形態では母なしくは、個母母 駆動回路101aを構成するスイッチング母子、走遊母 駆動回路を構成するスイッチング母子及び画案部を制成 するスイッチング案子を、同一将成を持つ野母トランジ スタから構成する。このようすれば、同一のTFTアレ イ基板100上に同一製造工程で駆動回路及び画案部を 形成できるので、製造上有利である。

【0077】次に、図10を参属して、以上説明した図 造方法により製造される液晶装置の細部桁成の他の例に ついて説明する。

【0078】図10において、信号線取動回回101b 及び101b'は、画面表示領域の上下に分ぼして図けられており、上側の信号線駆動回回101bを解成するドライバ回路セル200bは、奇欲径目の信号は41に 夫々接続されており、下側の信号線駆動回回101b'

【0079】ここで、本実施の形態では特に、ドライバ回路セル200b、200b'の形成ピッチは、画家ピッチよりも、例えば数パーセント程度小さい。より具体的には、片側のドライバ回路セル200b又は200b'の形成ピッチは夫々、画案ピッチの2倍よりも強パーセント程度小さい(即ち、画案ピッチDpとドライバ回路セル200b又は200b'の形成ピッチDdとは、Dd<2・Dpという関係が成立している)ので、各ブロック領域内において中央側の大部分が素子形成領域210とされると共に、各ブロック領域の境界近傍が配線専用領域220とされる。そして、駆動回路部における配線専用領域220には、ドライバ回路セル200b、200b'は設けられることはなく、X方向に延びる画像信号線250bのみが設けられている。

【0080】即ち、本実施の形態では図9に示した例の場合と同様に、ドライバ回路セル200b、200b、や画素部を構成する回路案子に継目部分を含ませないで済むので、継目部分における薄膜部分のバラツキがこれらの回路案子の特性のパラツキとなって現われる事態を確実に未然に防止で含る。

『0081』これに加えて図10に示した例では、上下 に分割された各信号線駆動回路1016、1016。必 相互に入り組んで配置されることにより、全体としてコ ンパクトな構成となっている。即ち、信号線駆動回路1 016、1016'を分割したことにより、各信号線圏 動回路を構成する案子の敬が1/2となり、一つに変と めてこれらの回路を夫々形成する場合と比喩して、各図 路による占有面積が夫々減り、各回路について余裕を分 った案子の配置や配線が可能となる。特に中央に画像録 示領域があると共にその上下に周辺領域がある液晶パネ ル等の電気光学パネルに対しては、当該上下の周辺領域 にパランス良く余裕を持った案子の配置や配線が可信と なる。また、このように分割することは、回路の均等配 置を可能ならしめるものであり、TFTアレイ基板上に おけるデッドスペースの有効利用を図れる。例えば、欲 晶パネルの場合、前途のシール材立下にあるデッドスペ ースを活用できる(図2及び図3参照)。即ち、シール 材は、基板に余分な応力を与えないように基板の周囲に: 均等の幅で接するように設けられているので、回路を分 割して各回路の案子数を低減して、各回路をシール材工 下の領域の形状に合わせて均等に配置すればよい。そし

て、この種の液晶パネルのように画窓ピッチにより走症線に沿った一方向についての回路袋子のピッチが特に協約を受ける場合には、本実施の形態は有効である。足に、信号線駆動回路が含むシフトレジスタ回路(図10 M)の段数が、図9に示した例の場合と比較して半分になるため、動作周波数も1/2になり、回路設計上有利である。

【0082】尚、本実施の形態において、ドライバ回路 セル200b、200b゜を棉成するDAコンパータと しては、前述のようにSC―DAC (Switched Capacit or -Digital to Analog Converter) 回路が好ましい。 このように構成すれば、SC-DAC回路を招成する、 例えば容量やTFT等の家子は、函光境界における総圓 部分を含まないため、継目部分のパラツキに影響された い。特に、基板上に作り込まれる容量におけるパラツや を低減することはSC-DAC回路の出力促圧の窮竄企 向上するのに役立つので、上途した本実施の形態の効果 が顕著に発揮される。この結果、デジタル画像個号を買 精度でアナログ画像信号に変換では、このアナログ画位 信号を用いて画素部を駆励することにより、商品位の同 調表示等を実現できる。尚、SC-DAC回路以外のD Aコンパータを用いて信号線駆動回路を仰瓜しても、上 述した本実施の形態の効果は発揮される。また、本実管 の形態では、縮小投影について説明されているが。偽小 投影に限らず、等倍投影についても同様な構成及び効果 が得られることは口うまでもない。

【0083】以上のように本実施の形態の液晶装配によれば、上述した製造方法により製造されるため、駆動図路を内蔵した液晶装置において、大型化を図りつつ性できないることが可能となる。

[0084]

【発明の効果】以上詳細に説明したように本発明によれ は、ステッパー技術を利照して、複弦の第1方向駆除図 路セルから構成される駆動回路を内置すると类に高性 且つ大型の電気光学装置を比較的効率良く且つ低コスト で銀融でなる。

【図面の簡単な説図】

【図1】本発明による液晶装行の実施の形態における全体回路根成を示すプロック圏である。

【図2】液晶装置の実施の形態における全体将成金示す 平面圏である。

【図3】 図2のHーH' 断面図でふる。

【図4】本発明による製造方法の実施の形態におけるステッパーに用いられるガラスマスクのセルの配置圏でひる。

【図5】製造方法の実施の形態における、ステッパーを 使用した投影函光工程の概念図である。

【図6】図5のステッパーにより図るに対応してマダー 基板上に焼き付けられるセルの配配図でのる。

【図7】マザー基板から切り買した1個の液晶装団に対

応する1個のTFTアレイ基板におけるセルの配置図

(図7 (a))及び、図7 (a)のTFTアレイ基板から構成される液晶装置の平面図(図7 (b))である。

【図8】本発明による液晶装置の細部構成の一例を示す 部分拡大平面図である。

【図9】本発明による液晶装置の細部構成の他の例を示す部分拡大平面図である。


【符号の説明】

- 10…シフトレジスタ回路
- 20…対向基板
- 30...TFT
- 40…画素電極
- 41…信号線


4 2…走査線

- 100…TFTアレイ基板
- 100'…マザー基板
- 101…信号線駆動回路
- 102…走査線駆動回路
- 200…ドライバ回路セル
- 210…秦子形成領域
- 220…配線専用領域
- 230…配線ピッチ変換領域
- 300…ステッパー
- 310…露光用光源
- 330…ガラスマスク


【图1】




[図3]





[图2]




【図5】









【図8】



【図7】





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.